

デジタルTV用システムLSIとその要素技術

System LSIs for Digital TV and Their Core Technologies

木村 浩三* 後藤 昌一** 田中 卓敏***
Kozo Kimura Shoichi Gotoh Takaharu Tanaka

要 旨

デジタルTVは短期間で本格普及期を迎えたが、システムLSIとそれを支える要素技術がその発展と進化を牽引（けんいん）した重要な要因の1つと言える。特に、マスターごとに必要なメモリーバンド幅や処理単位ごとにプロセッサ性能の割り当てを実現するアーキテクチャは、複雑な同時動作時でも、高い実効性能と想定したユースケースの実時間処理を実現し、民生用AV機器の高い付加価値を生み出している。本稿では、そのアーキテクチャとそれを支える要素技術の解説を行う。

Abstract

Today's remarkable progress and rapid spread of digital TVs are due to the great advances in system LSIs and their core technologies. Our system LSIs provide large added value for consumer AV devices because of the novel architecture that achieves high effective performance and real-time processing for assumed-use cases by properly assigning required memory bandwidth for each master and processing resource for each task. This paper describes the architecture of our system LSIs and the core technologies for them.

1. デジタルTVの普及と進化

1995年ごろから始まった放送や記録メディアのデジタル化はAV機器に多くの変革をもたらした。AVコーデック技術は、高精細かつ高画質な画像や多チャンネルで高音質な音声を家庭内のAV機器で扱うことを可能とした。一方、2000年ごろからディスプレイの薄型化や大型化が始まり、デジタル化と相まってブラウン管から薄型ディスプレイへの置き換えが一気に進んだ。

さらに、インタラクティブサービスであるデータ放送や、インターネットによるポータルサイトへの接続により、情報／動画コンテンツの配信やゲーム、オンラインショッピングなどのサービスを、パソコンを介さずに自宅で受けられるようになった。家庭内のAV機器間でも相互接続による連携機能が生み出された。一例として、LAN接続によるDLNA（Digital Living Network Alliance）があり、ビデオレコーダーに録画した番組や保存した写真を別の部屋にあるTVで視聴できるようになった。また、メモリーカードで、カメラやムービーで撮影した画像をTVでそのまま再生する、という使い方も可能とした。

一連のデジタル化は、微細化を続ける最先端半導体プロセスを積極的に活用することで、内蔵部品やボードの

高機能化や小型化、低電力化をもたらし、TVの薄型化や低コスト化を支えてきた。本稿では、デジタルTVの進化を支えるシステムLSIと要素技術について解説する。

2. デジタルTV用LSIのアーキテクチャ

本章では、デジタルTV用システムLSIのアーキテクチャの進化について記述する（第1図）。

2.1 MCPとシステムLSI化（90年代後半～）


従来のアナログ放送では、付加サービスの文字放送で差異はあるものの、基本の画像・音声方式は、全世界的に、NTSC/PAL/SECAM方式に統一されていた。デジタル放送では、当初から画像はMPEG-2方式に統一されていたが、音声やシステム規格、データ放送などは、地域や放送事業者ごとに異なる仕様が策定された。ほぼ同時に登場したDVDについても、特殊再生時やエラー発生時の品質の向上や複数のオーディオ規格への対応の観点から、高い柔軟性をもつメディア処理の実現が切望されていた。一方、民生機器では、AVデコード時のフルフレームレートの保証とともに、システムコストの低減や低消費電力化も要求されていた。

これらを両立するために、ソフトウェアでの実時間処理を実現したメディア処理プロセッサ“MCP（Media Core Processor）”を開発した[1]。アーキテクチャの特徴は、AVメディア処理用、汎用処理用、I/O処理用に最適化した非均質なマルチプロセッサ構成をとっていることである。これより、動作周波数を抑えつつAVデコードのフルフレームレートを実現するとともに、マイクロコードのみの変更で仕様の差異を吸収でき、DVDプレー

* プラットフォーム開発センター
Platform Development Center

** AVCネットワークス社 映像ネットワーク事業グループ
Display Network Products Business Group, AVC Networks Company

*** デジタルコア開発センター
Digital Core Development Center



第1図 代表的なテレビ用LSIの開発年表

Fig. 1 Chronology of LSI for digital TV


やデジタルTVなどに展開した。その後、HDTV (High Definition Television) レベルのビデオデコード対応MCP2では、新開発のピクセル処理用プロセッサにより、画像の拡大/縮小やフォーマット変換、データ放送表示を実現し、BS/地上デジタル放送に対応した[2]。

国内の地上デジタル放送が本格化すると、ディスプレイの大型化や薄型化の進展とともに、デジタルTVは急速に普及し始め、コスト低減とボードの小型化を図る必要性が出てきた。このため、当社ではデジタルTVのバックエンド部を1チップに集積する高機能DTV用システムLSIを開発した。本LSIは、最先端の半導体プロセス技術を活用して、MCP2アーキテクチャのAVデコーダに高性能CPUやトランスポートデコーダを1 chipシステム化するとともに、多くの周辺インターフェースを搭載することにより、高機能・高性能化と低コスト化の両立を図った[3]。

2.2 分野統合PF UniPhier (注1) (2000年代前半～)

家庭内のAV機器がデジタル化されるのに伴い、SDカードを使ったAV機器間の連携や携帯機器への1セグ放送受信機能の展開など、複数の機器に同じ機能を同時に実装する必要が出てきた。さらに、ネットワークサービス連携などの高度な情報処理への対応も重なったことから、ソフトウェア開発のコストが膨大になり、ソフトウェア開発の効率化も大きな課題になってきた。当社では、商品分野間の垣根を越えたハードウェア・ソフトウェア資産の相互活用を可能とするデジタル家電統合プラットフォーム (PF) UniPhierを開発し、開発効率の向上と新機能やサービスの即時対応を実現した (第2図) [4]。

特に、ハードウェアPFである“UniPhierアーキテクチャ準拠システムLSI (UniPhierシステムLSI)”は、機能分割の観点から分野に関わらず5つの機能ブロックから構成され、必要に応じてブロックの機能や性能を商品分野




第2図 UniPhierの開発コンセプト

Fig. 2 Concept of UniPhier

に合わせて最適化しPF展開を行えるようになっている[5]。

2.3 周辺LSIのシステム統合 (2000年代後半～)

UniPhierアーキテクチャでは、半導体プロセスの微細化をにらみながら、デジタル放送復調LSIやアナログ放送対応LSI、画像表示処理LSIなども統合を進めることにより、さらなるシステムレベルのコスト削減を図った (第3図)。



第3図 デジタルTV用システムLSIの統合ステップ

Fig. 3 Integration step of system LSI for digital TV

(注1) 当社の登録商標

3. デジタルTV用LSIを支える要素技術


本章では、デジタルTVの核となるシステムLSIを支える要素技術について記述する。

3.1 UniPhierシステムLSIの構成と特長


UniPhierシステムLSIは、第4図に示されているように大きく5つの機能ブロックで構成されており、各ブロックの機能や相互接続の形態は統一されているため、分野ごとに機能仕様や性能が異なる場合でも、ブロック単位で置き換えることでシステムLSIが展開できる。

UniPhierアーキテクチャでは、AVコーデックの種類や進化に対応するために、新たなメディア処理プロセッサ“UniPhierプロセッサ”を開発した。メディア処理は、オーディオ処理および全体制御などの少量のデータに異なる演算を行う逐次処理と、画素処理のように大量のデータに同一の演算を行うデータ並列処理に区分できる。逐次処理については“IPP (Instruction Parallel Processor)”で実行し、データ並列処理についてはIPP制御のもとデータ並列プロセッサ“DPP (Data Parallel Processor)”およびハードウェアエンジンで実行する。当社では核となるIPPを分野共通に搭載し、ソフトウェアの資産化と相互活用を行い、開発効率の向上と新機能への即時対応を可能としている。さらに、同時動作の多様化や新規メディア処理に対応するため、常にIPPのマイクロアーキテクチャを進化させている。第5図に、従来と現行の代表的なオーディオコーデックの命令レベルの並列度の比較結果を示す。従来に比べ、現行のコーデックでは圧縮率を高めるために可変長符号処理を多用しており、命令並列性が活用できる割合が相対的に減っているが、これらの解析結果を活用してIPPのマイクロアーキテクチャや実装方式を改善している。さらに、IPPの処理効率を向上させるために、ハードウェアエンジンとの処理分担を最適化し、IPPの制御粒度を従来よりも長いミリ秒オーダー以上にする工夫も行っている。

全体制御やネットワーク接続、ネットサービスを担当



第4図 UniPhierシステムLSIの構成と機能
Fig. 4 Structure and functions of UniPhier system LSI




第5図 オーディオコーデックごとの命令レベルの並列度と周波数
Fig. 5 Instruction-level parallelism and performance of audio codec

するCPUについては、早い段階から性能を改善している。2002年開発のシステムLSIには、動作周波数400 MHz、32Kバイトのキャッシュメモリをもつ独自の32ビット高性能CPUを搭載している。さらに、LSIに集積した複数のモジュールとCPUを効率よく並列動作させるため、システムバスにクロスバースイッチを実装し、ボトルネックとCPUの実効性能を改善している。AVデコード時の全体制御と高負荷のネットワーク処理などが重なった場合には、一時的にCPU処理があふれて画像のフレームレートが落ちる可能性があるが、民生用AV機器では世界初(2004年)となるCPUのSMP (Symmetric Multiple Processor) 化も実現し、フレームレートの低下や音声の途切れがないように対応している。

UniPhierシステムLSIの大きな特長について以下の節で説明する。

3.2 AVメディア処理の性能保証メカニズム

民生用AV機器では、パソコンや情報端末とは異なり、AVデコード時の画像フレームのコマ落ちや音切れは許されない。このため、次のような仕組みでAVメディア処理の性能保証を実現している。まず、各機能ごとに必要な外部メモリとのバンド幅とIPPの周波数(演算性能)を積み上げて見積もりを行う(第6図はメモリ2chで4コアIPPの例を示す)。一方、メモリ制御ブロックには、アクセス要求を出すマスタごとに割り当てるバンド幅を設定できる機構をもたせ、IPPには、処理ごと



第6図 外部メモリへのバンド幅とIPPの必要周波数
Fig. 6 Bandwidth of external memory and IPP frequency

に必要な周波数を保証できる機構をもたせている。これらハードウェアの保証機構によって、必要なメモリーバンド幅やプロセッサ性能の割り当てが実現されているため、従来必要だったマージンを大幅に削減でき、それぞれ最大値の90%以上の活用が可能になるとともに、ユースケースの実時間処理も実現している。

また、システムLSIではコストの観点からユニファイドメモリー構成を採用しているため、メモリー制御ブロックでは、マスタごとのバンド幅保証を基本としながらも、アクセス競合時のCPUやIPPの性能劣化を防ぐために、外部メモリーとのレイテンシを短縮する機構も実装している。


3.3 CPU処理の性能改善

近年のモバイル機器から始まったオープンソース活用や、インターネット上のメディアコンテンツやサービスの増加に対応するために、CPUの周波数をGHzオーダまで向上させている。そこで、当社では高速な処理サイクルが無駄にならないように、ハードウェアによるCPUへの割り込み頻度の削減や適正な容量をもつL2キャッシュの搭載、さらにCPUのプロファイリングツール活用によるボトルネック解析などの対応策にも取り組んできた。例えば、AV機器のいわゆる“サクサク動作”を実現するには、アプリケーションの起動時間が重要であり、高速化のために、ツールを用いて各関数の必要周波数やメモリーアクセス頻度などを解析している。

また、当社では、これまでメディア処理用として開発していたIPPをCPU処理とメディア処理の統合プロセッサへと進化させるとともに、業界標準になりつつあるARM Cortex-A9^(注2)も導入し、統合プロセッサIPPとCortex-A9の両方を搭載するシステムLSIもバリエーションの1つとして開発している。上述の取り組みにより、ネット上のコンテンツやサービスを迅速にサポートするとともに、既存のAV機能や性能に影響を及ぼすことなく、新たな機能やサービスを提供できる。

3.4 3D化と高画質処理および高機能グラフィックス

3D立体視については、当社は、映画館と同じフレームシーケンシャル方式フルHD画像再生を可能とする3D方式を提案し、Blu-ray 3D^(注3)の規格化を主導した。システムLSIでは、MPEG-4 MVC方式のデコードや、3Dの画像やOSD (On Screen Display) 出力に対応し、世界に先駆けて3D TVを商品化している。処理フローの概要を、第7図に示す。



第7図 3D立体視の処理フローの概要

Fig. 7 Processing flow of 3D stereovision

また、ディスプレイの大型化によって、従来のSD画像のコンテンツを大画面TVでもきれいに見たいという要求が増すことから、当社では従来の拡大処理に比べてボケ感を抑制し、精細感と先鋭感の高い超解像技術などを新たに開発してTVの付加価値を高める取り組みも行っている。

三次元グラフィックスについては、携帯電話でのゲームをきっかけとして、独自コアをシステムLSIに搭載していた。近年、高機能なUI (User Interface) やネット接続によるアプリケーションからの要求により、OpenGL ES2.0対応の新規グラフィックスエンジンを開発済みであり、専用ゲーム機相当の性能をコストパフォーマンス良く提供している。

4. 今後の展望

これまで、複雑な同時動作時でも高い実効性能とユースケースの実時間処理を実現するシステムLSIならびに、多様な要素技術を継続的に開発することにより、民生用AV機器の高い付加価値を生み出してきた。

今後、さらなる高精細化や新方式のパネルの採用に備えるとともに、UIの革新などを含めたデジタルTVの進化を牽引 (けんいん) する技術の開発を継続し、商品に搭載する予定である。

参考文献

- [1] 木村浩三 他, “ソフトウェアでの実時間処理を実現した民生用メディア処理プロセッサ”Media Core Processor,” Matsushita Tech. Journal, vol.45, no.2, pp.9-16, 1999.
- [2] 落合利之 他, “BSデジタル規格に準拠したMPEGビデオデコードLSI (MN677541),” Matsushita Tech. Journal, vol.46, no.6, pp.100-106, 2000.
- [3] 上原宏敏 他, “DTVグローバルプラットフォームの開発,” Matsushita Tech. Journal, vol.50, no.1, pp.2-6, 2004.
- [4] 清原督三 他, “特集 松下の決断 ソフトウェア開発効率を重視したデジタル家電向けメディア・プロセッサを開発,” 日経エレクトロニクス, 2004/10/11号, pp.117-123, 2004.
- [5] J. Michiyama et al. “An Integrated Platform for Digital Consumer Electronics,” IEICE TRANS. ELECTRON, vol.E92-C, no.10, pp.1240-1248, 2009.

(注2) ARM Limitedの商標または、登録商標

(注3) ブルーレイディスクアソシエーションの商標