特

集

セルフレギュレーション プラズマドーピングのフィン型FETへの応用

Conformal Doping for FinFETs by Self-Regulatory Plasma Doping

佐々木 雄一朗 Yuichiro Sasaki 岡 下 勝 Katsumi Okashita 己

水 野 文 Bunji Mizuno

要 旨

次世代の半導体デバイスとして期待されているフィン型FET(Field Effect Transistor)のエクステンション電極への不純物注入のために,セルフレギュレーションプラズマドーピング(SRPD: Self-Regulatory Plasma Doping) 法を開発した。従来のプラズマドーピング(PD: Plasma Doping)法とは一部異なる原理を用いることで,高精度の プロセス制御性(1 で1%以下)と,プレーナ型FETからフィン型FETへの移行に必要とされるフィンへのコン フォーマルなドーピングを実現した。SRPD法の優位性を確認するために,金属/high-kゲートを備えたフィン型 FET(pMOS FinFETs)に初めて適用した結果,イオン注入で試作したフィン型FETと比べて明確なショートチャ ネル特性の改善が認められた。

Abstract

A new Self-Regulatory Plasma Doping (SRPD) technique with B_2H_6 /Helium gas plasma has been successfully developed that provides conformal doping for fins. Manufacturing level of process controllability (<1 % per dose) for the new SRPD has been realized, and the advantages of the SRPD have been verified with FinFETs with metal/high-k gate stack for the first time. Short Channel Effect (SCE) improvement for FinFETs is clearly obtained.

1. はじめに

米Bell電話研究所で真空管に代わる増幅器として Shockley,Bardeen,Brattainの3氏によって発見されたトラ ンジスタ効果は、「抵抗,キャパシタなど,とにかくすべ ての部品を半導体で作る」というKilby氏の着想で集積回 路に進化した。そして、1959年に相次いで出願されたプ レーナ集積回路(Noyce氏)とプレーナ・プロセス (Hoemi氏)に関する特許^{1),2)}に沿った方向に発展してきた。 その後,シリコン・ゲートの開発でプレーナ型MOS FET (Metal Oxide Semiconductor Field Effect Transistor)の信頼性 が上がり、1969年に256ビットのpチャネル・デバイスが 商品化されるに至った³⁾。プレーナ型MOS FETは、その 後,現在に至るまで半導体デバイス構造の主流である。

ところが今,40年間に渡ってほとんど変わらず踏襲さ れてきたデバイスの構造を,チャネルを立体化したフィ ン型MOS FETに大きく変えることが本気で議論されてい る(第1図参照)。これは,プレーナ型でこのまま微細化 を進展させると,デバイスがオフ状態のときにソースと ドレイン間を流れてしまうリーク電流と,デバイス個体 間の特性ばらつきを制御できなくなってしまうからであ る。2008年12月に開催されたIEDM08(半導体デバイスに 関する最も権威ある国際会議の1つ)では,プレーナ型か らフィン型への技術進化の方向を示す成果が相次いで報 告された。最近のプレスインタビュー⁴⁾でも微細化を牽 引(けんいん)する米 Intel Corp. から,22 nm世代への プレーナ型FETの延命には「自信がある」ものの,それに 続く「16 nmへの延命は難しい」という発言があり注目 されている。フィン型FETなどの新構造を導入する必要が あるが,フィン型FETは製造プロセスやデバイス特性の点 で量産への課題を多く残している,というのが過不足の ない表現だと思う。

本論文では,半導体デバイスの歴史的転換点になるか もしれない今の時代の開発ニーズに合わせて,フィン型 FET製造上の課題の1つであるエクステンション電極への 不純物注入工程に関する課題に取り組んだ結果を報告す る。



第1図 プレーナ型FETとフィン型FETの構造の比較 Fig. 1 Schematic of planar type FET and fin type FET, respectively

2. フィン型FET製造における注入工程の課題

フィン型FETのエクステンション電極を形成するために フィンの上面と側面に対して不純物をコンフォーマルに ドーピングする技術が求められている⁵⁾。しかるに,ク ラスターイオン注入⁶⁾を含めたイオン注入技術では,イ オンの直進性のために,この要望を満足させるうえで大 きな課題がある^{5),7)}。

第2図は,従来のイオン注入法を用いた場合の不純物注 入工程における断面図である。各フィンの上面だけでな く,側面の下部にまで不純物を導入する必要があるが,イ オン注入法ではイオンを直線的にシリコン基板に照射する ので,第2図のように,イオンがレジストに遮られてレジ ストの傍(そば)のフィンには片方の側面だけにしかイオ ンを打ち込むことができない。一方で,レジスト開口部の 中央に位置するフィンには両側からイオンが打ち込まれ る。これにより、レジストの傍のフィンへのドーズ量は、 開口部の中央のフィンへのドーズ量の半分になってしまう ので,フィン型FET間のV_{TSAT}特性が大きくばらついてしま うという課題がある。この課題を避けるために, あえてレ ジストパターンの開口部を狭くして,イオンがフィンの左 右のどちらか片側から1回だけしか注入されないようにす ることでV_{TSAT}ばらつきを小さくする工夫が報告されてい る⁸⁾。しかし,オン電流の低下,レジストパターン形成 の工程数の増加という副作用もあり,フィン型FETを集積 化するうえでの大きな課題となっている。

このような課題を解決してコンフォーマルドーピング を実現するために,プラズマドーピング(PD)^{7),9)-12)}や Vapor Phase Deposition (VPD), Atomic Layer Doping (ALD)¹³⁾が提案されている。フィンの側面と上面の抵抗 の比(側面の抵抗/上面の抵抗)で定義したコンフォー マル特性を比較すると,イオン注入での最善の値が2であ





る⁷⁾のに対して, PDでは1.4⁷⁾, VPDとALDでは1.08¹³⁾と いう良好なコンフォーマル特性が得られている。しかし, これらのコンフォーマルドーピング技術はプロセス制御 性の精度が低いという課題がある。さらに, PDにおいて はプロセス中にスパッタリングによってフィンが削れて しまうという課題が指摘されており,最も困難な課題と されていた¹³。

3. SRPD**技術の概要**

以下では,イオン注入のコンフォーマル性の不足と, VPDとALDおよびPDのプロセス制御性の不足を克服した ドーピング技術を提供するために開発したSRPD技術につ いて報告する。SRPD法は,基本部分は従来のPD法を踏襲 しているので,まず従来のPD法と同じ部分を説明し,次 いでSRPD法の工夫点とその効果を説明する。

3.1 装置の概要

SRPD法で用いる装置は,従来のPD法と基本構成は同じ である。すなわち,第3図に示すように真空チャンバにプ ラズマ源と基板ホールダを設置し,さらに基板ホールダ にRF電圧を印加できるようにした真空装置を用いる。基 板ホールダにシリコン基板を載せた後,B₂H₆とHeの混合 ガスを真空チャンバ中に供給し,プラズマ源に電力を投 入してプラズマを励起する。このとき,プラズマと基板 の間のプラズマシースに電位差が発生する。この電位差 の程度は基板ホールダに印加するRF電圧の大きさで制御 可能である。この電位差でプラズマ中のボロンを含んだ



第3図 プラズマドーピング装置 Fig. 3 Plasma doping equipment

イオンを加速してシリコン基板中に注入する。それと同 時に,プラズマ中にはボロンを含んだガスやラジカルが 存在し,これらがプラズマ中で活性化されたシリコン基 板の表面に吸着することでガスやラジカルの形態からも ボロンがシリコン基板表面に導入される。これにより,低 エネルギーのイオン注入プロセスとガス,ラジカルから の吸着プロセスを同時に利用できるので,イオン注入と 比較して短時間で大量のボロンをシリコン基板に導入す ることが可能となり,高いスループットを実現できる。

ただし,従来のPD法では,金属汚染やパーティクルという汚染の問題が懸念されており¹⁴⁾,決定的な対策は確立 されていなかった。これに対して,SRPD法ではプラズマ に直接さらされる真空チャンバの内壁が汚染の発生源なの ではないかと考え,その対策として真空チャンバの内壁に 独自の方法によるコーティングを施した。対策後の基板表 面の金属汚染レベルは,ボロンを2E15 cm⁻²も注入してい るにもかかわらず,真空チャンバ内壁からの混入が懸念 されるAIが約3E10 cm⁻²以下という低い水準に抑えられて いる。ほかの金属の混入,基板の表面,および裏面のパ ーティクルも極めて少ない水準で安定しており,SRPD法 においては,量産レベルの汚染レベルを信頼性良く維持 することに成功している。

3.2 エロージョンの抑制

次にプロセスの改善について説明する。従来のPD法で は,フィン形状のシリコンにプラズマを曝(さら)した場 合,フィンの角が削れてしまうというエロージョンの問題 が発生する。第4図の(a)は,試験用に用意したフィン の断面SEM (Scanning Electron Microscope)像であり,フ ィンの角の曲率半径は約9 nmである。これに対して, (c)は従来のPD法でボロンを注入した後のフィンの断面 である。この試験では,ボロンのドーズ量を6E15 cm⁻²と 極端に多く設定したのでわかりやすいと思うが,一見し てフィンの角が削れてしまっている。実際のフィン型FET では,ドーズ量はこの試験よりも少なく5E14 cm⁻²から 3E15 cm⁻²程度の範囲に設定する場合が多いので,フィン の削れ量は従来のPD法でも(c)ほどは大きくならない が,実際のフィン型FETのフィンの幅は5nm~20nmとも っと細いことを考えると,削れ量は5 nm以下が妥当であ ろうと推測される。したがって,従来のPD法では削れ量 が許容量を大幅に超えてしまうことは明らかであった。

この問題は、プラズマを用いたことによる致命的な問題なのではないかと危惧された時期もあったが、SRPD法では、ある閾(しきい)値以下に圧力を低く設定することでこの問題を解決した。これは、エロージョンはプラズマ中の過剰なイオンがフィンに衝突することが原因で



第4図 SPRD処理中にフィンのエロージョンが抑制されていること を説明する図

Fig. 4 SEM images; (a) before and (b) after SRPD process (this work), and (c) after conventional PD

発生してしまうのではないかという仮説を立案し,その 対策として,従来のPD法ではあまり使われることがなか った低い圧力領域を用いることとしたSRPD法の特徴の1 つである。第4図の(b)は,SRPD法を用いて(c)と同 じドーズ量のボロンを注入した場合のフィンの断面であ る。フィンの角の曲率半径は(a)とほぼ同じであり,フ ィンの削れ量は十分に抑制されている¹⁵⁾。

第5図は,SRPD法とspike RTA(1000)を用いて得た2D Scanning Spreading Resistance Microscopy(SSRM)像である¹⁵⁾。フィンの側面と上面の広がり抵抗に着目すると,両者は2E4 と測定誤差の範囲内で同じであった。第5図の上図の色の濃淡から同一の広がり抵抗となる深さをフィンの側面と上面について読み取ると,側面と上面の拡散深さの比は0.9~1.1であった。これらのことから,上面のシート抵抗を1とした場合の側面のシート抵抗は1.1以下であると結論される。これは極めて良好なコンフォーマル特性である。なお,**第5図**のライン1および2の



第5図 SRPD法を用いてボロンのコンフォーマルドーピングを実証 したデータ

Fig. 5 SSRM measurement of fin structures that has been doped with SRPD process. R_s and X_j of top surface measured at other planar wafer are 1300 /sq. and 18.9 nm, respectively.

特

集

2

広がり抵抗の分布を参照すると,150 nm程度の深さまで 広がり抵抗の低い領域が広がっているように見えるが,こ れは使用したSSRM測定の空間分解能が約20 nmと大きい ことに因る。このため,フィンの中央部(たとえば,ラ イン1とライン3の交点付近)では,フィンの上面と両側 面の表面部の広がり抵抗が低い領域の影響を受けて,広 がり抵抗が実際よりも低く観測されてしまう傾向があり, 広がり抵抗の低い領域が広がって見える要因となってい る。このように, SSRM分析では広がり抵抗の分布を見る ことはできるが,拡散深さ (X_i) を特定することはできな い。そこで,フィンの上面の Xi を特定するために,第5図 を取得した場合と同じプロセス条件を用いてベア基板を 処理し, SIMS (Secondary Ion Mass Spectrometry)分析を実 施した。この結果から, Xi は18.9 nmと特定した。なお, 拡散深さは,ボロン濃度が 5E18 cm-3となる深さで定義 した。

以上のことから,SRPD法を用いると,フィンの形状を 保ったまま,1回の注入処理で,フィンの上面と両側面に おける20 nm以下の浅い領域にコンフォーマルにボロン を導入することが可能となるので,フィン型FETを集積化 するうえで極めて有効と考えられる。

3.3 制御性の格段の進歩

SRPD法では,前述のようなコンフォーマル特性を得られるプロセスレシピで,高精度のプロセス制御性を同時に実現している。

第6図は,ボロンのドーズ量と,アニール後のシート抵抗の基板面内均一性がドーピング時間に対してどのように変化するかを示した図である¹⁵⁾。ドーピング時間が1.2~3.4程度の範囲にSRPD法のプロセスウインドウを見いだすことができる。第6図の右上に吹き出しの図で示したよ



第6図 SRPD法のドーズ量制御性とシート抵抗の面内均一性

Fig. 6 Dose and within-wafer uniformity on R_s as function of time with SRPD process

うに,この時間範囲ではボロンのドーズ量はドーピング 時間に比例する。この現象を見逃さずにうまく利用した ことで, SRPD法ではドーピング時間を変えるだけでボロ ンのドーズ量を1%以内の高い精度で制御できるように なった¹⁶。第7図は,プロセスウインドウの中央付近で得 られるシート抵抗の基板面内分布の典型例である¹⁵⁾。シ ート抵抗の基板面内均一性は1 で0.55%と極めて良好で ある(300 mm基板,エッジカット3 mmで評価)。第7図 と同じプロセス条件を用いて約1万回に渡る長期間のシー ト抵抗の繰り返し再現性を調べた結果,シート抵抗の基 板面内均一性を1.0%(1)以下に保ったままで基板面 間再現性は0.83%(1)と極めて安定していることが確 認できた。これらの数値はSRPD法がデバイスの量産に適 用可能な安定性を有していることを示している。従来の PD法では,課題とされていたプロセス制御性¹⁴⁾をこれ だけ高精度に改良できるようになったブレークスルーの 要因は,第6図で示したように,ドーピングの初期である ドーピング時間が1.2より短い時間領域を避けて,ドーズ 量が飽和に近づく長めの時間領域(1.2以降)をプロセス ウインドウとして採用したところにある¹⁶⁾。これは,圧 力だけでなく,ほかのプロセスパラメータも従来のPDと は異なる領域に設定することで成し得るSRPDに特有の方 法である。この方法は,複雑な装置構成を必要とせず,物 理現象を利用しているので信頼性が高いという利点があ る。



第7図 SRPD法のシート抵抗の基板面内均一性

Fig. 7 Typical distribution map of R_s obtained in process window with SRPD process

第8図は,SRPD後とspike RTA (Rapid Thermal Annealing)後のボロンのSIMSプロファイルである¹⁵⁾。 SRPD法を用いて得た X_j - R_s 特性は,イオン注入の限界を 超えており,同- X_j では常に低い R_s が得られ,同- R_s では常に浅い X_j が得られている¹⁵⁾が,これはspike RTA 後のボロンのプロファイルが完全に箱型ではないにせよ, 急峻なものに改善されたからである(第8図の90)のプ ロファイルが浅く,高濃度で急峻な(第8図のas dopedのプ ロファイル参照)ためであり,SRPD後のプロファイルが spike RTA後に転写されたためである。



第8図 SRPD法を用いたボロンの注入プロファイル Fig. 8 SIMS profiles before and after spike RTA process (900 or 990)

以上のように,SRPD法では,従来のPD法に工夫を加え ることでイオン注入よりも高い生産性を維持しつつ,良 好な汚染レベルとプロセス制御性を備え,イオン注入で は困難とされるフィンへのボロンのコンフォーマルドー ピングを実現した。

4. pMOS FinFETs**への適用例**

第9図は, SRPD法を適用して試作したフィン型FETの模 式図である。ソースとドレインが複数のフィンで接続さ れており, ソースとドレインの間にゲートがフィンを跨 (また) ぐように形成されている。フィン上のゲートの両 脇にはサイドウォールスペーサがあるが, サイドウォー ルスペーサはエクステンション電極を覆って保護するよ うに形成されている。したがって,第9図のサイドウォー ルスペーサの下にSRPD法でボロンを注入したエクステン ション電極がある。サイドウォールスペーサは, エクス テンション電極にボロン注入した後に形成した。また,比



第9図 SRPD法を用いて試作したpMOS FinFETs Fig. 9 Schematic of pMOS FinFETs

較のために,エクステンション電極への注入工程のみを SRPD法ではなく,イオン注入を用いてpMOS FinFETsを 試作した。

第10図の(a)は, SRPD法を適用して試作したpMOS FinFETsのエクステンション電極の断面TEM像(ゲートの 一部も含む)である¹⁵⁾。(b)にB+のイオン注入を用いた 比較例を示した。両者を比較することで,幅が17 nmの 極めて微細なフィンにSRPD法を適用した場合でもフィン の削れ量は極めて少なく抑制されていることが確認でき た。次に,第11図を参照して,SRPD法を導入することで ショートチャネル特性がイオン注入に比べて明確に改善 することが確認された¹⁵⁾。この原因はSRPDの特徴である コンフォーマルドーピングと,イオン注入では不可能と 思われる水準にまで低エネルギー化した注入エネルギー (0.25 kV)によりドーピング時のチャネル方向への拡散 が抑制されたことが寄与したのではないかと考えている。 この結果は、デバイスがオフ状態のときにソースとドレ イン間を流れてしまうリーク電流を制御できることを示 している。



第10図 (a) SPRDと(b) B+イオン注入でそれぞれ試作したpMOS FINFETsのエクステンション領域のTEM像

Fig. 10 TEM image of 17 nm width/63 nm height fin fabricated with (a) SRPD and (b) B+ ion implant reference, respectively 特

集

61



- 第11図 SRPDとB+イオン注入でそれぞれ試作したpMOS FinFETsの V_{TSAT}-rolloff特性
- Fig. 11 V_{TSAT}-rolloff characteristics of 28-100 nm gate length FinFETs

5. **まとめ**

SRPD法は,従来のPD法とは一部異なる原理を用いるこ とで従来のPD法では課題とされていたプロセス制御性を 高精度化するとともに,フィン型FETへの移行に必要とさ れるフィンの上面と側面への均等なボロンのコンフォー マルドーピングを実現した。LSIとして量産できる技術 レベルに達するには,実験室では明確化することが難し い解決すべき課題が存在するのが新技術の常であるが,今 後それらの潜在的な課題を解決して,フィン型FETの量産 で使っていただくことを通じて,半導体デバイスの進化 と社会の発展に貢献できれば幸いである。

参考文献

- 1) Noyce, R. N.: U.S. Patent 2,981,877, filed July 30,1959.
- 2) Hoerni, L. A. : U.S. Patent 3,025,589 and 3,064,167, filed May1, 1959.
- 3) 西村吉雄: IC誕生50年の歴史 IC産業化に貢献した人と事象 日経マイクロデバイス特別編集版 pp.31-47 (2008年).
- 4) 日経マイクロデバイス 2009年2月号 pp.43-49.
- 5) N. Collaert, et al. : Integration challenges for multi-gate devices. Proc. of ICICT p.187 (2005).
- 6) K. Uejima, et al. : Pushing planar bulk CMOSFET scaling to its limit by ultimately shallow diffusion-less junction. IEDM Tech. Dig. pp.151-154 (2007).
- 7) D. Lenoble, et al. : Enhanced performance of PMOS MUGFET via integration of conformal plasma-doped source/drain extensions. Symp. on VLSI Tech. Dig. pp.212-213 (2006).
- 8) H. Kawasaki, et al. : Demonstration of highly scaled FinFET SRAM cells with high-k/metal gate and investigation of characteristic variability for the 32 nm node and beyond. IEDM Tech. Dig. p.237 (2008).

- 9) Y. Sasaki, et al. : B₂H₆ plasma doping with "In-situ He preamorphization". Symp. on VLSI Tech. Dig. pp.180-181 (2004).
- 10)Y. Sasaki, et al. : New method of plasma doping with in-situ helium pre-amorphization. Nucl. Instr. and Meth. in Phys. Res. B 237,pp.41-45 (2005).
- Y. Sasaki, et al. : Production-worthy USJ formation by selfregulatory plasma doping method. Proc. of 15th IIT, pp.524-527 (2006).
- 12)B. Dumont, et al. : Plasma doping for S/D extension: Device integration, gate oxide reliability and circuit demonstration. Proc. of ESSDERC, pp.113-116 (2005).
- 13)W. Vandervorst, et al. : Conformal doping of FINFETs: a fabrication and metrology challenge. Proc. of 17th IIT, p.449 (2008).
- 14)D. Lenoble, et al. : Advanced junction fabrication challenges at the 45nm node. SEMICONDUCTOR FABTECH-30th EDITION, pp.114-130 (2006).
- 15)Y. Sasaki, et al. : Conformal doping for FinFETs and precise controllable shallow doping for planar FET manufacturing by a novel B₂H₆/helium self-regulatory plasma doping process. IEDM Tech. Dig. p.917 (2008).
- 16)Y. Sasaki, et al. : U. S. Patent 7.348.264. filed Apr. 30. 2007.

著者紹介



佐々木雄一朗 Yuichiro Sasaki (株)ユー・ジェー・ティー・ラボ Ultimate Junction Technologies Inc.



岡下勝己 Katsumi Okashita (株)ユー・ジェー・ティー・ラボ Ultimate Junction Technologies Inc.



水野文二 Bunji Mizuno (株)ユー・ジェー・ティー・ラボ Ultimate Junction Technologies Inc.

会社紹介

株式会社ユー・ジェー・ティー・ラボ
設立:2002年 社長:水野文二
事業内容:プラズマドーピング技術を核とした半導体の極浅接合プロセスの開発とコンサルティング
ビジョン:独自開発の極浅接合技術をデファクト化して,半導体のさらなる小型・高性能化へ貢献する。
URL: http://psuf.panasonic.co.jp/ujt/company/